Reference 1

Partial Translation:

Japanese Patent Application laid open No. S60-126871

Title of the invention: Semiconductor Pressure-sensitive device

and method for manufacturing thereof

Application No.: S58-234276

Filing Date : December 14, 1983

Publication Date: July 6, 1985

Inventor : Isao SHIMIZU et al.,

Applicant : Hitachi Ltd.

Hitachi Microcomputer Engineering Ltd.

[Embodiment]

Figs. 3 to 7 show sectional views each indicates a process for manufacturing a diaphragm sensor using a silicone crystalline substrate according to an embodiment of the present invention. Each process will now be explained.

- (1) A P-channel impurity doped high-resistivity silicon substrate having a thickness of 400 micro meters is provided. As shown in Fig. 3, the ions of O_2 or N_2 are implanted to a diaphragm region in the surface 1A through a mask 5. In this occasion, the ion implanting energy is 250 KeV, the density of impurity is 10^{16} atoms/cm², and the depth of implanting is 0.2 micro meters.
- (2) Then, the silicone is epitaxially grown under a low-pressured and low temperature condition (800 $^{\circ}$ C) so as to form, as shown in Fig. 4, an n-channel impurity doped silicone crystalline layer (n-type Si layer) 6 at the position 20 micro meter below the surface.
- (3) By using a conventional technique for selective impurity diffusion, as shown in Fig. 5, a p-channel diffusion resistance layer 7 are formed in the diaphragm region while a required semiconductor region (not shown) is formed in a peripheral portion. The heating process accompanied with

the diffusion (1200 °C) causes O_2 or N_2 introduced at the process (1) to be activated so as to form an insulating membrane 8 such as SiO_2 or Si_3N_4 at the interfacial portion between the P-channel Si substrate and the epitaxial n-channel Si layer 6.

(4) The back surface 1B of the semiconductor substrate 1 is polished to accomplish specular finish and a mask 9 comprising a resist (corrosion-resistant resin) or oxide layer (SiO₂) is formed thereon. Anisotropic etching is performed through the circular window of the mask to form the diaphragm. In this regard, the principal surface of the crystalline substrate is selected to be a <100> plane and alkaline liquid is used as etch liquid, whereby a recess 2 of gradient θ =57° (i.e. octagonal recess) is formed on the back surface of the substrate. In this occasion, the insulating membrane 8 such as SiO₂ or Si₃N₄ formed between the substrate 1 and the epitaxial layer functions as an etch stopper to control the depth of recess. The diaphragm having desired thin portion is thus obtained.

The thickness of thin portion of the diaphragm is determined by that of the epitaxial layer. However, since the thickness of the epitaxial layer is accurately controlled, the desired thickness of thin portion can be obtained. Specifically, the accuracy for etching the thin portion of the diaphragm falls within the range of ± 4 micro meters, whereas the accuracy for epitaxial growth falls within the range of ± 1 micro meter.

⑩日本国特許庁(JP)

⑩特許出顧公開

[®] 公開特許公報(A) 昭60-126871

Spint Cl.

識別記号

庁内整理番号

❸公開 昭和60年(1985)7月6日

H 01 L 29/84

6466-5F

審査請求 未請求 発明の数 2 (全4頁)

図発明の名称 半導体感圧装置とその製造法

②特 顧 昭58-234276

❷出 願 昭58(1983)12月14日

⁶⁰ 発明者 志 水 ⁶⁰ 発明者 稲 葉 勲 高崎

高崎市西横手町111番地 株式会社日立製作所高崎工場内 高崎市西横手町111番地 株式会社日立製作所高崎工場内

79発明者 須藤

透 高崎 富明 小平

小平市上水本町1479番地 日立マイクロコンピュータェン

ジニアリング株式会社内

⑩出 顧 人 株式会社日立製作所 ⑪出 顒 人 日立マイクロコンピュ

東京都千代田区神田駿河台4丁目6番地

ータエンジニアリング

小平市上水本町1479番地

株式会社

四代理人 弁理士高橋 明夫

外1名

明細を担

発明の名称 半導体感圧装置とその製造法 特許請求の範囲

- 1. 半導体結晶素体の一主表面に感圧部として複数の拡散抵抗層が形成され、この感圧部がダイヤフラム薄肉部となるように、上記基体の他主面に凹陥部が描られている半導体感圧装置であって、上記ダイヤフラム薄肉部の半導体層底部に絶影物層が形成されていることを特徴とする半導体感圧装置。
- 2. 上記絶繰物層はシリコン酸化物またはシリコン強化物からなる特許請求の範囲第1項記載の半導体感圧姿盤。
- 3. シリコン半導体結晶基体の一主投通に感圧部として複数の拡散抵抗層を形成し、この感圧部がダイヤフラム導肉部となるように事体の他主面をエッチして凹陥部を掘る半導体感圧要盤の製造法であって、上記ダイヤフラム薄肉部となる半導体層底部に予め絶縁膜を埋め込み、この絶縁膜によって凹陥部エッチの膜にその深さをコントロール

することを特徴とする半導体感圧接便の製造法。 4. 上配給録膜は半導体基体表面に酸集又は窒素 イオン打ち込みを行い、その上に半導体層を成長 させた後、上配酸素又は窒素を活性化して半導体 と結合させることにより形成するものである特許 請求の範囲第3項配数の半導体感圧装置の製造法。 発明の詳細な説明

〔技術分野〕

本発明は半導体感圧製量における半導体ダイヤフラム形成技術に関し、主としてシリコン・ダイヤフラム形圧力センサを対象とする。

1 63.5

〔背景技術〕

半導体圧力センサはかつてのブルドン管やペローズを用いた機械式圧力センサと異なって超小型化、ならびに高性能化が期待でき、その代表的なものにシリコン・ダイヤフラム形圧力センサがある。

シリコン・ダイヤフラム形圧力センサの構造は、 第1図に断面図で及び第2図に底面図で示すよう に、シリコン単語品ペレット1の裏面費(1B) に凹路部2を捌って海内のダイヤフラムとなし、ダイヤフラム海内部3の設面(1A)に却受形のゲージ用拡散抵抗磨4を配設(平行に4個配列)し、ダイヤフラム上下の圧力差から海内部の変形(産)による上記拡散抵抗層の仲縮をプリッジ結合した抵抗値の変化として電気的に検出するものである。

このようなシリコン・ダイヤフラム形圧力センサにおいて、拡散抵抗層の配散されるダイヤフラム海内部の厚さのコントロールはダイヤフラム形圧力センサの性能上きわめて重要である。圧力センサとなる半導体基体にダイヤフラムの凹陷部を形成するには、通常、シリコン単認晶基板の方位による異方性エッチング技術が利用される。たとえば、シリコン単語晶基板(ウェハ)主面の

(100)面を使用してKOHなどのアルカリ液を用いる。異方性エッチを行うと急較な斜面を側面にもつ凹陥部が得られるが、結晶欠陥などにより必ずしも均一性の(平面性の良い)ダイヤフラムを得ることはできない。とくに複肉部の厚さ即ち

主面をエッチして凹筒部を掲る半導体感圧装置の 製造法であって、上配薄肉部となる半導体層の底 部にあらかじめ絶縁膜を埋め込み、この絶器膜の 存在により凹陷部エッチ膜のエッチ深さを精度よ くコントロールし発明の目的を達成するものであ る。

[製施例]

第3図乃至第7図は本発明の一実施例を示すものであって、シリコン結晶基板を用いてダイヤフラムセンサを製造する場合のプロセスの工程断面図である。以下各工程に従って併述する。

(1) 厚さ400μπ程度のP型不納物ドーブ高比抵抗シリコン誘板1を用意し、第3図に示すようにその設面1Aのダイヤフラム領域にO。又はN。をマスク5を通してイオン打込みにより導入する。このときのドオン打込みエネルギは250KeV、不純物強度は10¹⁶ atoms/m²、打込み深さは0.2μπ程度とする。

(2) 次いで低圧低温(800℃)条件下でシリコン のエピタキシャル成長を行い、鎮4図に示すよう 凹階部の際さを所要の寸法に扱るためには、エッチ 液の 酸度, 処理 限度 及び 処理 時間 のコントロールが必 投であるが、この方法では 土 4 μπの 誤 差を 避けられず、このため 精度の良い ダイヤフラム を 得ることは 困難であったということが 発明者によってあきらかとされた。

[発明の目的]

本発明は上記した問題を解決したものであり、 その目的とするところは、ダイヤフラム解内部の 平面性と厚さのコントロールの容易な半導体ダイ ヤフラム形成技術の提供にある。

本発明の前記ならびにその他の目的と新規な特徴は本明細帯の記載および添付図面よりあきらか になるであろう。

〔・発明の概要〕

本順において開示される発明のうち代表的なものの類要を簡単に説明すれば、下記のとおりである。 すなわち、シリコン半導体基体の一主表面に 感圧部として複数の拡散抵抗増を形成し、この感 圧部がダイヤフラム海内部となるように基体の他

に20μπ程度の厚さにn型不納物ドープ・シリコン結晶層(n型Si層)6を形成する。

(3) この後通常の選択的不純物拡散技術を利用して第5図に示すようにダイヤフラム領域にP型拡散抵抗層7を形成するとともに周辺部にも必要とするICの半導体素子領域(図示されない)を形成する。このときの拡散に伴う熱処理(1200℃)によって前記(1)工程で導入されたO。又はN。が活性化されてP型Si 蓋板とエピタキシャルn型Si Ne 6との界面部分にSiO。又はSi Ne のことき絶数物の膜8が形成される。

のとき基板 1 とエピタキシャル樹 6 との間に形成されている SiO。又は Si。N。 膜等の絶象膜 8 がエッテストッパとなって凹陷部 2 の深さがコントロールされ、所要とする背内部をもつダイヤフラムが形成される。

また、ダイヤフラム海内部の厚さはエピタキシャル層の厚さにより決定される。しかし、エピタキシャル層の膜厚は高精度にコントロール可能であるため、所望の膜厚が得られる。すなわち、エッチングによるダイヤフラム海内部の膜厚特度は土4μπの範囲であるのに対し、エピタキシャル成長の膜厚特度は土1μπの範囲で膜厚のコントロールが可能である。

〔効 果〕

以上実施例で述べた本発明によれば下記のように効果が得られる。

(1) 半導体基体内に絶難膜を形成した状態で基体 裏面からアルカリ液を用いて異方性エッテングを 行うことにより、上記絶縁膜はアルカリ液にほと んどエッチされないためこれがストッパとなって

が、それに限定されるものではなく、少なくとも、 エッチングにより高精度の膜厚を得る条件のもの には適用できる。

本発明は同じチップ内に I C を共有させた半導体圧力センサのすべてに適用できる。

図面の簡単な説明

第1 図はダイヤフラム形圧力センサの形状を示す断値図である。

第2 図は第1 図のダイヤフラム圧力センサの凹 陥部の形状を示す底面図である。

第3 図乃至第7 図は本発明の一実施例であって、 ジリコン基板を用いてダイヤフラム形圧力センサ を製造する場合のプロセス工程断面図である。

1 … P 型シリコン基板、 2 … 凹陥部、 3 … ダイヤフラム(海内部)、 4 … ゲーシ用拡散抵抗、 5 … 酸化膜マスク、 6 … n 型エピタキシャルシリコン海、 7 … P 型拡散抵抗、 8 … 絶縁膜、 9 … マスク。

代理人 弁理士 高 橋 明 夫


所要の柔さ所要形状の凹陷部が得られることより、 ダイヤフラムの平面性及び厚さの均一性が得られ 特性に優れた感圧センサを提供できる。


- (2) ダイヤフラム降内部の厚さはエビタキシャル 層の厚さによりコントロールできるため、所望の ダイヤフラム障内部の膜厚を得ることができる。 (3) 上記(2)により極めて薄い海内部のダイヤフラ 本を持つ高感度の感圧センサを提供できる。又、 厚いダイヤフラムであれば高圧に使用できる感圧 センサを提供できる。
- (4) 上記(1)~(3)により量産性と高税度化を備えた 圧力センサを提供できる。

以上発明者によってなされた発明を実施例にもとづき具体的に脱明したが本発明は上記実施例に限定されるものではなく、その製旨を逸脱しない範囲で程々変更可能であることはいうまでもない。
〔利用分野〕


以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体修圧装置技術に適用した場合について説明した









第 2 図







第 5 図







第 7 図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.